全數(shù)字逐次逼近寄存器延時鎖定環(huán)的設計.pdf

1、隨著CMOS工藝技術(shù)的快速發(fā)展，芯片的集成度越來越高，更多的功能模塊被集成到同一個芯片上，構(gòu)成系統(tǒng)芯片或硅上系統(tǒng)，且其工作頻率已經(jīng)達到吉赫茲，時鐘偏差成為實現(xiàn)高速、高性能數(shù)字系統(tǒng)的瓶頸。因此，延時鎖定環(huán)被廣泛地用在數(shù)字信號處理器、多核系統(tǒng)芯片、微處理器、動態(tài)隨機存取存儲器接口和專用集成電路中，以解決時鐘偏差和時鐘生成的問題。
　　 目前延時鎖定環(huán)可以分為全模擬、全數(shù)字和混合模式三大類。全數(shù)字延時鎖定環(huán)具有鎖定速度快，抵抗工藝、電

2、源、溫度、負載變化能力強，易于集成和工藝節(jié)點移植，成為工業(yè)界和學術(shù)界研究的熱點，其可以分為移位寄存器全數(shù)字延時鎖定環(huán)、計數(shù)器全數(shù)字延時鎖定環(huán)和逐次逼近寄存器延時鎖定環(huán)。逐次逼近寄存器全數(shù)字延時鎖定環(huán)由于采用二元非線性搜尋算法，可以達到很快的鎖定速度而備受青睞。
　　 傳統(tǒng)的逐次逼近寄存器式全數(shù)字延時鎖定環(huán)存在鎖定時間沒有理論極限值短、諧波鎖定和死鎖等問題。本文研究的重點是尋找一種改進方案能同時解決這三個問題，設計并實現(xiàn)具有鎖定速

3、度快、無諧波鎖定和死鎖現(xiàn)象的新型全數(shù)字逐次逼近寄存器式延時鎖定環(huán)。新型全數(shù)字逐次逼近寄存器延時鎖定環(huán)采用可復位延時單元構(gòu)成數(shù)控延時線，使逐次逼近寄存器控制器的工作頻率和系統(tǒng)輸入時鐘的頻率一致，提高鎖定速度到理論極值，同時消除諧波鎖定現(xiàn)象，并降低功率消耗。通過在傳統(tǒng)窗口檢測相位比較器之前加入時鐘信號脈沖寬度展寬電路，使其能配合可復位數(shù)控延時線正確有效地工作。通過增加重啟電路模塊，并改進傳統(tǒng)逐次逼近寄存器控制器終止電路模塊，使新型控制器具有