基于FPGA的FFT算法的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著數(shù)字電子技術(shù)的不斷發(fā)展，數(shù)字信號(hào)處理技術(shù)已經(jīng)廣泛應(yīng)用于圖像處理、通信和多媒體等多個(gè)領(lǐng)域。快速傅里葉變換(FFT)作為離散傅里葉變換(DFT)的一種快速算法，它是以DFT為基礎(chǔ)的，并且使DFT的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí)，使得數(shù)字信號(hào)處理的實(shí)現(xiàn)和運(yùn)用變得更加容易。
　　 本文針對(duì)FFT算法的結(jié)構(gòu)和特點(diǎn)，設(shè)計(jì)出一種優(yōu)化的基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的FFT完整實(shí)現(xiàn)方案。該方案采用基-2算法以及單元結(jié)構(gòu)的設(shè)計(jì)思路，結(jié)合蝶形運(yùn)算流

2、圖討論了幾種常用的FFT處理器的實(shí)現(xiàn)形式，綜合系統(tǒng)性能和資源消耗選取了并行迭代處理方案來(lái)實(shí)現(xiàn)16點(diǎn)8位復(fù)數(shù)的FFT處理系統(tǒng)。
　　 采用按時(shí)間抽選(DIT)的基-2FFT算法原理，在基于Xilinx Spartan-3E系列的FPGA硬件驗(yàn)證平臺(tái)上，結(jié)合自頂向下的分層設(shè)計(jì)理念完成了FFT算法的整體結(jié)構(gòu)設(shè)計(jì)，對(duì)FFT處理器合理模塊化。用硬件描述語(yǔ)言Verilog HDL對(duì)各功能模塊進(jìn)行編程，并利用Xilinx ISE和ModelS

3、im工具對(duì)其進(jìn)行了綜合驗(yàn)證，得到了相應(yīng)的RTL級(jí)硬件電路。
　　 經(jīng)過(guò)ISE綜合后，本文在所選芯片上設(shè)計(jì)實(shí)現(xiàn)的FFT處理器，占用FPGA的Slice數(shù)為3200，運(yùn)行頻率達(dá)到了40.733MHz，完成一次完整的FFT處理需要53個(gè)時(shí)鐘周期，能夠滿足實(shí)時(shí)信號(hào)處理的速度要求。最后進(jìn)一步利用Matlab和ModelSim工具聯(lián)合仿真，并對(duì)仿真結(jié)果進(jìn)行了分析和驗(yàn)證。仿真結(jié)果表明，設(shè)計(jì)完成的系統(tǒng)能夠在保證運(yùn)算精度和實(shí)現(xiàn)復(fù)雜度的同時(shí)，切實(shí)可