基于DSP的測(cè)試系統(tǒng)的設(shè)計(jì)與開發(fā).pdf_第1頁(yè)
已閱讀1頁(yè)，還剩82頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著電子信息技術(shù)和測(cè)試技術(shù)的發(fā)展，為了適應(yīng)測(cè)試系統(tǒng)的快速發(fā)展以及穩(wěn)定性、可靠性的需求，論文提出一種采用DSP+FPGA架構(gòu)，以DSP為主處理器，F(xiàn)PGA為協(xié)處理器，包含模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換、各種常用和專用總線接口（URAT、CAN總線、ARINC429航空總線、USB總線）、高速大容量存儲(chǔ)、數(shù)字IO和OC門、矩陣鍵盤、LCD顯示等接口的測(cè)試系統(tǒng)。論文重點(diǎn)在于DSP部分。
　　論文首先介紹課題的研究背景，分析DSP和FPGA在嵌入式測(cè)

2、試系統(tǒng)中的優(yōu)點(diǎn)；提出系統(tǒng)的總體設(shè)計(jì)方案和具體的硬件設(shè)計(jì)，包括系統(tǒng)結(jié)構(gòu)框圖、系統(tǒng)各個(gè)子模塊的設(shè)計(jì)，系統(tǒng)的供電設(shè)計(jì)和時(shí)鐘設(shè)計(jì)等；介紹TI針對(duì)TMS320系列DSP推出的DSP/BIOS實(shí)時(shí)操作系統(tǒng)，詳細(xì)介紹DSP/BIOS的線程調(diào)度和線程同步；設(shè)計(jì)了DSP和FPGA間的接口協(xié)議，簡(jiǎn)要介紹FPGA內(nèi)部的接口設(shè)計(jì)，重點(diǎn)介紹DSP幾個(gè)重要模塊的驅(qū)動(dòng)程序設(shè)計(jì)和中斷設(shè)計(jì)，并提出加載DSP/BIOS操作系統(tǒng)的DSP應(yīng)用程序設(shè)計(jì)方案；針對(duì)NAND FLA

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論