XDNP的FPGA原型驗(yàn)證及開發(fā)板硬件電路設(shè)計(jì).pdf

1、近些年互聯(lián)網(wǎng)呈現(xiàn)出爆炸式的發(fā)展，徹底的改變了人們的生活方式，人們不斷的提出新的網(wǎng)絡(luò)需求，以適應(yīng)網(wǎng)絡(luò)帶來的變化。應(yīng)對(duì)這種需求，網(wǎng)絡(luò)設(shè)備的核心——網(wǎng)絡(luò)處理器的設(shè)計(jì)變得尤為重要。現(xiàn)代設(shè)計(jì)人員往往采用 MPSoC（多核片上系統(tǒng)）結(jié)構(gòu)，在節(jié)約成本的同時(shí)，大大提高網(wǎng)絡(luò)處理器性能。
　　XDNP網(wǎng)絡(luò)處理器也采用了MPSoC結(jié)構(gòu)，除了內(nèi)核控制單元，還集成了6個(gè)數(shù)據(jù)包處理器 PPE以及 SRAM、SDRAM和 FBI（快速總線接口）等功能單元。本文

2、首先搭建了XDNP硬件測(cè)試平臺(tái)，并通過此平臺(tái)，完成了XDNP的系統(tǒng)測(cè)試。
　　XDNP硬件測(cè)試平臺(tái)由上層測(cè)試板和下層 DEMO板構(gòu)成。測(cè)試板主要集成了包處理引擎專用芯片 eASIC PPE芯片和 Xilinx Virtex-4芯片，用于 XDNP硬件原型的實(shí)現(xiàn)；DEMO板集成了存儲(chǔ)器芯片以及外圍接口，用于實(shí)現(xiàn)網(wǎng)絡(luò)通信。本文的研究對(duì)象是上層測(cè)試板的設(shè)計(jì)，從芯片選型、接口電路以及原理圖設(shè)計(jì)等方面做了全面的闡述。其中，重點(diǎn)討論了芯片配置

3、電路、電源模塊和時(shí)鐘單元的設(shè)計(jì)，并對(duì) PCB板進(jìn)行了詳細(xì)的檢測(cè)與調(diào)試，確保測(cè)試板和核心芯片可以正常工作。
　　本文將 XDNP系統(tǒng)測(cè)試劃分為2個(gè)階段，首先通過相關(guān)指令驗(yàn)證完成 eASIC PPE的芯片測(cè)試；其次，通過將8個(gè)慢口通信的微代碼下載到 XDNP中，并運(yùn)行74Bytes ping包在8個(gè)慢口之間處理路由、轉(zhuǎn)發(fā)數(shù)據(jù)，完成 XDNP系統(tǒng)功能測(cè)試。測(cè)試結(jié)果表明，eASIC PPE芯片和 XDNP均能正常完成規(guī)定的功能。最后，通過