The Design and Implementation of Storage System for MiniSys-1A.pdf

1、本課題針對Minisys-1A SoC系統(tǒng)，并為其設(shè)計(jì)了存儲系統(tǒng)結(jié)構(gòu)。本課題的目的是設(shè)計(jì)實(shí)現(xiàn)存儲系統(tǒng)層次結(jié)構(gòu)，以確保整個系統(tǒng)在較高速度及較高性能工作條件下的需求，同時設(shè)計(jì)擴(kuò)展內(nèi)存存儲空間，增強(qiáng)實(shí)用性。本課題設(shè)計(jì)的存儲系統(tǒng)結(jié)構(gòu)采用哈佛和馮·諾依曼的雙層次存儲結(jié)構(gòu)，并從快速存儲到慢速存儲、從小存儲到大存儲兩個方面深入研究存儲器層次結(jié)構(gòu)。同時，在如何縮小Minisys-1A SoC CPU和內(nèi)存間的速度差距上進(jìn)行了相關(guān)研究。本課題存儲系統(tǒng)的設(shè)

2、計(jì)分為四個層次:一級緩存（該層次采用哈佛結(jié)構(gòu)，包括獨(dú)立的指令緩存和數(shù)據(jù)緩存）;二級緩存（該層次采用馮諾依曼體系結(jié)構(gòu)，指令緩存和數(shù)據(jù)緩存統(tǒng)一的緩存結(jié)構(gòu)）;三級存儲結(jié)構(gòu)是內(nèi)存控制器（主存儲器）;最后是微型SD卡主控制器存儲結(jié)構(gòu)，作為Minisys-1A的系統(tǒng)硬盤。整個存儲系統(tǒng)的設(shè)計(jì)基于Xilinx Vivado2013.4套件，并采用Verilog硬件描述語言編寫代碼，實(shí)驗(yàn)平臺采用Xilinx的Aartix7家族的FPGA目標(biāo)設(shè)備，仿真工具