基于Xilinx FPGA的通用自動化測試方法研究.pdf_第1頁
已閱讀1頁,還剩80頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著半導體工藝水平的不斷進步,現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)器件的集成度更高、性能更強,其內部結構也越來越復雜,而同時對FPGA可靠性和穩(wěn)定性的要求反而隨其測試難度的增加而提高。不管是對用戶還是FPGA生產(chǎn)廠商來說,如何有效地進行FPGA測試都將直接關系到產(chǎn)品的設計周期和研發(fā)成本。
  本文正是針對現(xiàn)有的測試方法不能滿足 FPGA測試要求的現(xiàn)狀,開展面向Xilinx公司Vi

2、rtex系列所有型號FPGA互連資源的通用自動化測試方法。這種測試方法不僅保證對FPGA內部資源的高覆蓋率,還能盡量減少總配置次數(shù),進而減小測試成本。
  論文在介紹FPGA基本結構和現(xiàn)有測試方法的基礎上,結合圖論的相關理論和定理,將互連資源分層化,并基于此提出了Virtex系列互連資源的通用測試模型。該模型是FPGA底層資源連接關系的抽象表達,適用于所有Virtex系列FPGA,避免了針對不同型號FPGA需要不同測試方法的弊端。

3、然后結合圖論中邊著色和匹配的概念,研究基于通用測試模型的互連資源配置算法,該算法可實現(xiàn)自動尋找可布通路徑和節(jié)點不相交路徑,進而實現(xiàn)測試配置圖形的自動化生成,大大節(jié)約時間成本。文中基于該方法的Virtex和Virtex-II FPGA互連資源配置圖形證明了該方法的有效性和優(yōu)越性。
  本文研究的Xilinx FPGA互連資源的通用自動化測試方法可有效地解決現(xiàn)有的FPGA互連資源測試方法故障覆蓋率不高、不適用于Virtex系列FPGA

4、的缺點,同時避免不同型號FPGA的不同結構對測試帶來的影響,真正實現(xiàn)對Xilinx公司現(xiàn)有所有Virtex和Spartan系列FPGA的通用化測試,同時該測試方法借助于計算機編程可以實現(xiàn)測試圖形的自動生成,相比于手工配置,大大減少測試圖形的生成時間,減小時間成本和測試成本??傊?該方法為學術界探討FPGA測試最小配置次數(shù)作出有益探索,且該方法已被應用于某研究所的大規(guī)模FPGA測試中,體現(xiàn)本文研究的測試方法具有較高的理論研究和實際應用價值

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論