高動態(tài)環(huán)境下GPS信號跟蹤算法研究及基帶IP核設計.pdf

1、GPS定位系統(tǒng)現(xiàn)已成為生活服務、國家安全和軍事建設不可缺少的一部分。隨著GPS技術(shù)不斷地發(fā)展，人們對GPS接收機的性能要求不斷地提高，提供高精確和穩(wěn)定的導航定位服務是GPS系統(tǒng)研究迫切解決的問題。高動態(tài)環(huán)境作為GPS系統(tǒng)在軍事中應用的一種常見場景，在GPS接收機運行過程中會造成較大的多普勒頻率，這將導致GPS接收機容易失鎖，無法穩(wěn)定地跟蹤。本文對高動態(tài)GPS跟蹤算法進行研究和改進，并硬件實現(xiàn)GPS基帶處理器，對GPS技術(shù)應用發(fā)展有重要的

2、意義。
　　本文重點對適用于高動態(tài)環(huán)境的GPS跟蹤技術(shù)進行研究。研究GPS信號的基本結(jié)構(gòu)，并設計一個高動態(tài)GPS中頻信號源，可以模擬出典型的高動態(tài)信號模型；分析傳統(tǒng)的GPS跟蹤環(huán)路原理，包括載波跟蹤環(huán)和偽碼跟蹤環(huán)。分析在高動態(tài)環(huán)境下動態(tài)應力對傳統(tǒng)跟蹤環(huán)的影響，在此基礎上提出一種基于最大似然估計的高動態(tài)GPS跟蹤算法，該算法可以在高動態(tài)環(huán)境下穩(wěn)定地跟蹤，同時采用兩步逼近方法和插值法減少算法的運算量和提高跟蹤精度。最后在Xilinx平

3、臺上利用Verilog語言設計了GPS基帶處理器，實現(xiàn)對GPS中頻信號的捕獲和跟蹤，并輸出GPS信號中的導航電文信息，捕獲模塊和跟蹤模塊都采用相關(guān)器來實現(xiàn)，可減少硬件設計資源。每個跟蹤通道都采用相同的環(huán)路結(jié)構(gòu)設計，采用Xilinx平臺中的CORDIC算法(IP核)來統(tǒng)一實現(xiàn)載波鑒別器和偽碼鑒別器，環(huán)路濾波器則采用二階數(shù)字濾波器濾除誤差信號中的噪聲。FPGA時序仿真驗證表明，本文設計的GPS基帶IP核能實現(xiàn)對GPS信號的捕獲和跟蹤，有較強