已閱讀1頁，還剩58頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、本文主要研究內(nèi)容是在FPGA上實現(xiàn)FFT算法。本設(shè)計處理的信號長度為1024點,數(shù)據(jù)位寬為24位,運算方式為定點數(shù)運算,算法選擇基2DIT。本設(shè)計的軟件平臺為Quartus II、Modelsim以及Matlab,硬件平臺為Altera公司的DE0開發(fā)板,使用Verilog硬件描述語言完成整個系統(tǒng)的設(shè)計。首先分析了FFT算法原理,詳細討論了本設(shè)計中所選擇的FFT算法的特點,然后提出了該算法實現(xiàn)的硬件結(jié)構(gòu)。整個設(shè)計實現(xiàn)的主要模塊包括:數(shù)據(jù)
2、存儲、蝶形運算單元、溢出檢測、溢出截位以及時序控制,論文對設(shè)計中每個模塊的設(shè)計都做了詳細的說明,包括設(shè)計中的核心Verilog代碼以及相應的Modelsim仿真結(jié)果。設(shè)計驗證部分首先是通過Modelsim仿真,將仿真結(jié)果導入Matlab中和FFT理論值進行對比,初步驗證設(shè)計的正確性,然后將設(shè)計下載到DE0開發(fā)板,通過邏輯分析儀SignalTap對數(shù)據(jù)進行實時捕捉,把FPGA實際處理的FFT數(shù)據(jù)結(jié)果導入Matlab中進一步驗證設(shè)計的正確性
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的1024點流水線結(jié)構(gòu)FFT算法的研究與實現(xiàn).pdf
- 基于FPGA的1024點流水線工作方式的FFT實現(xiàn).pdf
- 1024點fft.pdf
- 基于FPGA的32點FFT算法的設(shè)計與實現(xiàn).pdf
- 基于FFT的快速卷積算法的FPGA實現(xiàn).pdf
- 基于FPGA的FFT算法的設(shè)計與實現(xiàn).pdf
- 基于FPGA的FFT算法研究與實現(xiàn).pdf
- 基于fpga的高性能fft算法實現(xiàn)研究
- 基于FPGA的高性能FFT算法實現(xiàn)研究.pdf
- FFT算法FPGA實現(xiàn).doc
- 1024點浮點FFT處理器的研究與實現(xiàn).pdf
- 1024點復數(shù)專用FFT處理器的ASIC實現(xiàn).pdf
- 基于fpga上的fft實現(xiàn)
- 基于fpga上的fft實現(xiàn)
- 高速1024點FFT處理芯片設(shè)計研究.pdf
- 基于FPGA的8K點FFT的設(shè)計與實現(xiàn).pdf
- 基于stm32的1024點fft變換【畢業(yè)論文】
- 基于stm32的1024點fft變換[任務書]
- 基于FPGA的UWB信號捕獲方案中的FFT算法實現(xiàn).pdf
- 基于fpga的fft算法的設(shè)計與實現(xiàn)(論文和源碼)
評論
0/150
提交評論